AI Skills · 编程Verilog Generator

Verilog Generator

帮 AI 按设计意图写、读懂和修复 Verilog-2001 硬件代码。

生态: Agent Skills
Skill 分类: 编程
创建者 / 机构: Jiyuan Liu、He Li（Eriemon）

它是什么

Verilog Generator 由 Jiyuan Liu 和 He Li 制作，作者说它是一个用于实际 Verilog-2001 工作的 Skill。你描述想要的电路设计，它帮 AI 写出可读的寄存器传输级（RTL）代码，也能帮你理解和修复现有代码。README 写的手动安装目标有 Codex、Claude、Gemini 和 DeepSeek。安装后调用 $readable-verilog-generator，或者直接描述你的 RTL 任务。

适合谁：做数字电路设计、写 Verilog 的工程师和学生。不写代码的读者用不上。

使用前提：README 建议让 AI 从仓库安装，或者运行发布目录里的 install.sh、install.ps1、install.bat，用 --platform 指定目标。作者建议先用 dry-run 预演再正式安装；安装程序会复制文件到目标目录，不能保证不覆盖已有配置，装前先备份。说明文字有英文和中文。许可证是 Apache-2.0。

以上根据项目公开说明整理，本站没有实际测试。